1x2 Demultiplexer using VHDL
Neso Academy · 15:21 · Watch on YouTube
이 Neso Academy 강의는 1:2 디멀티플렉서(DEMUX)를 설명합니다. 이는 하나의 입력을 선택 라인에 따라 두 개의 출력 중 하나로 보내는 회로입니다. Boolean 방정식 Y0 = I·S′ 및 Y1 = I·S를 도출하고, 이를 Xilinx Vivado에서 데이터흐름 VHDL로 작성한 후, 생성된 RTL 회로도 및 동작 시뮬레이션과 비교하여 검증합니다.